

APANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

58052814 A

(43) Date of publication of application: 29.03.1983

(51) Int. Cl

H01L 21/02

(21) Application number:

56150968

(22) Date of filing:

24.09.1981

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To permit the analysis of characteristic variations of a circuit in an assembly process to be easily and correctly carried out in relation to the circuit position in its wafer state, by a method wherein each chip obtained by cutting a water into each circuit piece is provided with a mark representing its arrangement order in the wafer state.


CONSTITUTION: Each of circuits 2, 2... in a water is provided with a mark M having a combination of (i) representing the lateral order and (j) representing the longitudinal order. Therefore, it is possible to identify the position of each chip in its wafer state even after cutting the wafer into chips. If the corresponding chip 2 is mounted on a case 3 previously provided with a mark 3M, in an assembly process, then it is possible to make an assembled circuit and the circuit in its wafer


(71) Applicant: NEC CORP

(72) Inventor: UEJI YASUO

state correspond to each other, one to one. Accordingly, various characteristics of a circuit in its wafer state and those of the circuit after being assembled can be made to correspond to each other.

COPYRIGHT: (C)1983,JPO&Japio





BEST AVAILABLE COPY

⑩ 日本国特許庁 (JP)

卯特許出願公開

⑩公開特許公報(A)

昭58—52814

@Int. Cl.3 H 01 L 21/02 識別記号

庁内整理番号 6679—5F **⑥公開 昭和58年(1983)3月29** €

発明の数 1 審査請求 未請求

(金, 2 頁

69半導体集積回路

②特

爾 昭56---150968

@出 顧 昭56(1981)9月24日

の発 明 者 上路康雄

東京都港区芝五丁目39番1号E 本電気株式会社内

の出 観 人 日本電気株式会社

東京都港区芝5丁目33番1号

仰代 理 人 弁理士 内原管

明期

発明の名等
半減体集費回路

2. 特許務水の範囲

ウェーへ状態から各國路機片に 切断されて待られたチップを含む半導体集積 固路において、前記テップにはウェーク状態での配列 原番を扱わす配 分が付加されていることを特象とする半導体集積 回路。

発明の詳細を説明
本発明は半導体集積回路に関する。
単連体集組回路の製造は、一般に第1回に示す

仕上げの工程を含む後工程と呼ばれる組立工程に 分けられる。

前工程では、一枚のウェーへ上の多数個の国路が同時に処理されるが、甚工程では一回路毎の個件に別期されて得られたテップ単位で起題されるこの為、ウェーへ決謀での国路と、組立後の回路と、一対一に対応づけが必要を場合、ウェーへの領域があらないように関係し、十分な管理が必要であった。そのように戻すととは不可能であった。又、配列が在った。フ、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。以、配列が在った。

とのように、ウェーハでの回路と、組立後の回 眩とを一対一に対応させるととは苦じく困難であ

BEST AVAILABLE COPY

特開昭59~ 52814(2)

略個片に切断されて得られるチョブにウェーハ状態での配列展表を扱わす記号が付加されている。

つぎに本発明を実施例により説明する。

第2回では、ウェーハ!に回路2が多数銀作られているととを示しており、点韻で照むAの部分を拡大し、第3個的示す。

集を図に示す如く、本発明では、ウェーへでの各回路を、2、…の個々には、横行の順番を示す i、縦列の順番を示す」との組合せ(i,j)を もつ配号版が付加されているので、テップに切断 後も、個々のチップのウェーハ状態の位置を機別 することが出来る。

したがって、終4回の如く、組立工程であらか じ心記号3 Mを付加したケース 9 に対応するチャ ブ2を搭載すれば、組立後の回路とウェーハでの 回路とは一対一に対応させるととが可能である。

記号は一連書号であってもよいし、記列を契わ す記号であれば数字でなくとも良い。

以上世界したように、前工程を挟工程の回路の 対応が一対一で出来るため、ウェール状態での回 路の経帯性で、組立後の協略の精帯性に対応、別ち、根立工程での特性変動の解析がウェーハ状態での屈略位置と関係づけて継点に、正しく行うでとが可能になり、本発明の効果は著しいものがある。

4. 図笛の簡単を説明

終1回は半導件集務図路の製造成れを示すプロック配、第2回は本発明の一実施例に係る多数個の回路が形成されたウェーハの平面圏、第3回は 新2回の人部分拡大圏、第4回は本発明の一実施 例の斜視側である。

1 ……半導体タェーハ、2 ……テップ、 M…… テップの配列機構配号、3 ……ケース、 3 M…… ケース配号。

代班人 光瑞士 內 原



